СХЕМОТЕХНИКА.
ЛАБОРАТОРНАЯ РАБОТА 5.
ПРОГРАММИРОВАНИЕ И ТЕСТИРОВАНИЕ ПЛАТЫ ALTERA DE0.
КАФЕДРА ИВТ, КРСУ

1. Цели лабораторной работы

Основная цель этой лабораторной работы - получить больше опыта в программировании платы Altera DE0. В этой лабораторной работе вы научитесь разрабатывать схему для управления несколькими 7-сегментными индикаторами, которые будут отображать входное значение в зависимости от положения группы тумблеров. Вам будет необходимо проверить все возможные комбинации входных сигналов и соответствующие им результирующие выходные сигналы.

2. Предварительная подготовка

Создайте на устройстве, где храните свои проекты, новую папку **…\Lab05**, а также две подпапки ...**\Lab05\lab5_0** и …**\Lab05\lab5_1.** В этих папках вы будете хранить файлы по этой лабораторной работе.

3. 7-сегментный индикатор (lab5_0)

Запустите новый проект в папке lab5_0 и назовите его **seven_seg_decoder**. **Не нажимайте кнопку Готово.** Как и в предыдущих лабораторных работах, убедитесь, что вы назначили правильное устройство Cyclone III EP3C16F484C6. Затем нажмите **Готово**.




Рис. 1: Дешифратор (декодер) 7-сегментного индикатора

На рисунке 1 показан 7-сегментный индикатор. Выходные сигналы A-G декодера обеспечивают включение соответствующих сегментов 7-сегментного индикатора на основе 4-битного входного сигнала.

Внимание:

Светодиоды 7-сегментного индикатора загораются, когда к ним подключен логический 0, а не логическая 1.

На языке Verilog создайте декодер. Сигналы {X3, X2, X1, X0} представляют собой шестнадцатеричное входное значение (X0 - младший бит). Выходные сигналы - {A, B, C, D, E, F, G}. При необходимости можете обратиться к предыдущим лабораторным работам для получения сведений по программированию на Verilog. Назовите Verilog-модуль **seven_seg_decoder** (так же, как название проекта). Выбор метода кодирования на Verilog остается за вами.

Скомпилируйте код и исправьте все ошибки. Затем назначьте тумблеры SW3, SW2, SW1 и SW0 в качестве устройств ввода входных сигналов {X3, X2, X1, X0}. Назначьте HEX0 в качестве устройства вывода. Запрограммируйте плату DE0 и проверьте работу 7-сегментного индикатора для всех значений от 0 до F.

4. Создание символов - проект для повторного использования (lab5_1)
Вы разработали схему для отображения шестнадцатеричных значений на одном 7-сегментном индикаторе. Теперь вам нужно создать схему, которая будет управлять двумя 7-сегментными индикаторами, каждый из которых имеет собственный набор тумблеров для ввода. Для этого было бы неплохо иметь возможность использовать существующий проект и просто продублировать его два раза. Это можно сделать, просто превратив ваш проект even_seg_decoder в символ, который можно использовать (и повторно использовать) в схеме (или блок-диаграмме).

В проекте *seven_seg_decoder*, выберите вкладку **seven_seg_decoder.v**, чтобы просмотреть код Verilog, а затем нажмите **Processing->Analyze Current File**. Снова выберите вкладку **seven_seg_decoder.v**, чтобы просмотреть код Verilog.

Щелкните на **File->Create / Update->Create Symbol Files for Current File** для текущего файла. В случае успешного выполнения этой операции вы создали символ, который можно использовать снова.

Использование пользовательских символов:
- Перейдите в папку *lab5_0* и скопируйте файлы **seven_seg_decoder.bsf** и **seven_seg_decoder.v** в папку *lab5_1*.
- Создайте новый проект в папке *lab5_1* и назовите его *lab5_1*.
- Создайте новую блок-диаграмму (block diagram) и сохраните ее как *lab5_1.bdf.*
- Щелкните на **Symbol Tool** на верхней панели инструментов. Обратите внимание, что в разделе ‘*Libraries:’* есть каталог Project, и теперь ваш новый символ доступен для использования.
- Поместите 2 экземпляра символа **seven_seg_decoder**.

Создайте входные и выходные пины и назначьте им соответствующие контакты FPGA, чтобы Hex1 и Hex0 управлялись собственным набором из 4 тумблеров. Для Hex1 используйте тумблеры SW8 – SW5, а для Hex0 используйте SW4 – SW1.

Проверьте работоспособность схемы на плате DE0.

4. Задание
На рисунке 4.1 показан модуль 7 сегментного декодера, который имеет двухбитный вход C1C0. Этот декодер выдает семь выходных сигналов, которые используются для отображения символа на 7-сегментном индикаторе. В таблице 1 перечислены символы, которые должны отображаться для каждого значения C1C0. Для упрощения проекта в таблицу включены только три символа (плюс «пустой» символ, который выбирается для кода 11).
Семь сегментов на индикаторе дисплее обозначаются индексами от A до G, показанными на рисунке. Каждый сегмент подсвечивается при подаче логического 0. Вам нужно написать модуль на Verilog, который реализует логические функции, которые представляют собой схемы,

необходимые для активации каждого из семи сегментов. Используйте оператор **assign** для реализации каждой логической функции с помощью логического выражения.




Рис. 4.1. 7-сегментный декодер.

C1	C0	Character
0	0	d
0	1	E
1	0	0
1	1	

Таблица 4.1.

4.1. Создайте Verilog-модуль для 7-сегментного декодера.
4.2. Подсоедините входы C1C0 к переключателям SW1 и SW0 и подключите выходы декодера к индикатору HEX0 на плате DE0.
4.3. Выполните необходимые назначения контактов (pins) платы DE0, скомпилируйте проект.
4.4. Загрузите скомпилированную схему в микросхему FPGA.
4.5. Проверьте правильность работы схемы на плате DE0 с помощью переключателей SW1, SW0 и наблюдая результат на 7-сегментном индикаторе.

5. Содержание отчета
5.1. Цель работы.
5.2. Схема и таблица истинности
5.3. Код на Verilog для поведенческого стиля программирования.
5.4. Выводы по работе

6. Контрольные вопросы
6.1. Используя рис. 1 заполните таблицу истинности, приведенную ниже:

X_3	X_2	X_1	X_0	Display
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	

X_3	X_2	X_1	X_0	Display
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

Рис. 1.

X_3	X_2	X_1	X_0	A	B	C	D	E	F	G
0	0	0	0	**0**	**0**	**0**	**0**	**0**	**0**	**1**
0	0	0	1							
0	0	1	0							
0	0	1	1							
0	1	0	0							
0	1	0	1							
0	1	1	0							
0	1	1	1							
1	0	0	0							
1	0	0	1							
1	0	1	0							
1	0	1	1							
1	1	0	0							
1	1	0	1							
1	1	1	0							
1	1	1	1							

6.2. Напишите код на Verilog для декодера 7-сегментного индикатора на основе таблицы истинности из раздела 6.1.

APPENDIX:

DE0 pin outs:

Table 4.2. Pin assignments for the pushbutton switches

Signal Name	FPGA Pin No.	Description
BUTTON [0]	PIN_ H2	Pushbutton[0]
BUTTON [1]	PIN_ G3	Pushbutton[1]
BUTTON [2]	PIN_ F1	Pushbutton[2]

Table 4.3. Pin assignments for the LEDs

Signal Name	FPGA Pin No.	Description
LEDG[0]	PIN_J1	LED Green[0]
LEDG[1]	PIN_J2	LED Green[1]
LEDG[2]	PIN_J3	LED Green[2]
LEDG[3]	PIN_H1	LED Green[3]
LEDG[4]	PIN_F2	LED Green[4]
LEDG[5]	PIN_E1	LED Green[5]
LEDG[6]	PIN_C1	LED Green[6]
LEDG[7]	PIN_C2	LED Green[7]
LEDG[8]	PIN_B2	LED Green[8]
LEDG[9]	PIN_B1	LED Green[9]

Table 4.1. Pin assignments for the slide switches

Signal Name	FPGA Pin No.	Description
SW[0]	PIN_J6	Slide Switch[0]
SW[1]	PIN_H5	Slide Switch[1]
SW[2]	PIN_H6	Slide Switch[2]
SW[3]	PIN_G4	Slide Switch[3]
SW[4]	PIN_G5	Slide Switch[4]
SW[5]	PIN_J7	Slide Switch[5]
SW[6]	PIN_H7	Slide Switch[6]
SW[7]	PIN_E3	Slide Switch[7]
SW[8]	PIN_E4	Slide Switch[8]
SW[9]	PIN_D2	Slide Switch[9]

Table 4.4. Pin assignments for the 7-segment displays.

		Description
H EX0_D[0]	PIN_EII	Seven Segment Digit 0[0]
H EX0_D[1]	PIN_F11	:2even :3egment Digit 0[1]
H EX0_D{2]	PIN_H 12	Seven :2egment Digit 0[2]
H EX0_D[3]	PIN_H 13	Seven Segment Digit 0[3]
H EX0_D[4]	PIN_G12	Seven Segment Digit 0[4]
H EX0_D[*]	PIN_F12	Seven Segment Digit 0[*]
H EX0_D[6]	PIN_F13	:2even :3egment Digit 0[6]
HEX0 DP	PIN D 13	Seven Segment Decimal P0int 0
H EX1_D[0]	PIN_A13	Seven Segment Digit 1[0]
H EX1_D[1]	PIN_613	Seven Segment Digit 1[1]
H EX1_D{2]	PIN_C13	Seven Segment Digit 1[2]
H EX1_D{3]	PIN_A14	Seven :2egment Digit 1[3]
H EX1 D[4]	PIN 614	Seven :2egment Digit 1[4]
H EX1_D[5]	PIN_E14	Seven Segment Digit 1[5]
H EX1_D[6]	PIN_A15	Seven Segment Digit 1[6]
HEX1_DP	PIN_615	Seven Segment Decimal Paint 1
H EX2_D[0]	PIN_D15	Seven :2egment Digit 2[0]
H EX2 D[1]	PIN A16	Seven :2egment Digit 2[1]
H EX2_D[2]	PIN_616	Seven Segment Digit 2[2]
H EX2_D{3]	PIN_E15	Seven Segment Digit 2[3]
H EX2_D[4]	PIN_A17	Seven Segment Digit 2[4]
H EX2_D[5]	PIN_617	Seven :2egment Digit 2[5]
H EX2_D[6]	PIN_F14	Seven :2egment Digit 2[6]
HEX2_DP	PIN_A18	Seven Segment Decimal Paint 2
H EX3_D[0]	PIN_618	Seven Segment Digit 3[0]
H EX3_D[1]	PIN_F15	Seven Segment Digit 3[1]
H EX3_D[2]	PIN_A19	Seven Segment Digit 3[2]
H EX3_D[3]	PIN_619	Seven Segment Digit 3[3]
H EX3_D[4]	PIN_C19	:3even Segment Digit 3[4]

H EX3_D[*]	PIN_D 19	Seven Segment Digit 3[5]
H EX3_D[6]	PIN_G15	Seven Segment Digit 3[6]
HEX3_DP	PIN_G16	Seven Segment Decimal Point 3